摘 要

金刚石作为超宽禁带半导体材料的代表，近年来成为大家关注的热点。尽管在材料制备、器件研制与性能方面取得了一定进展，但半导体掺杂技术至今没有很好解决。氢终端金刚石由于具有典型的二维空穴气被广泛应用于微波功率器件的研究，但其存在稳定性不佳、界面态浓度较高等问题。相比而言，近年来出现的硅终端(C–Si)金刚石具有比氢终端(C–H)金刚石更低的界面态密度、更高的阈值电压、载流子密度和稳定性等优点，有望解决氢终端金刚石半导体器件的问题。硅终端金刚石电子器件表现出高阈值电压的增强型特性，其机制尚不明确。本文从氢终端金刚石的结构、导电机理出发，分析限制其发展的主要问题，并综述了硅终端金刚石的导电机理、制备方法以及相应的界面结构，初步分析了硅终端MOSFETs的性能水平，最后阐述了目前硅终端金刚石发展存在的问题并展望了其发展前景。

【资料图】

关键词：硅终端金刚石、金刚石半导体、场效应管器件

研究背景

由于 C–H 偶极子的自发极化与空穴的累积相关，C–H 偶极子的电负性与 C–Si 偶极子具有相似的特性，且 C–Si 偶极子具有更大的负电子亲和势，因此可以预测 C–Si 金刚石将表现出 p 型导电。Schenk 等人[49]通过控制注入 O2和 H2O 分子的量以及在空气中暴露的条件下，研究了硅(100)金刚石表面的氧化效应，发现硅终端表面平滑呈台阶结构，氧化表面保留了–0.26 eV 的负电子亲和能，在内部形成了空穴累积层[50]。值得关注的是，由于 SiO2是一种理想的栅介质，金刚石中的 C 与 SiO2中的 Si 直接键合为金刚石 MOSFETs 提供了更可靠的性能。

图 3 (a)不同电负性的 C-Si 和 C-H 偶极子示意图；(b)金刚石/SiO2界面 C-Si 金刚石亚表面的空穴聚集示意图[48]

2.3.2 C–Si 金刚石的界面分析与表征

一般认为，当形成 C–Si 金刚石时，会在金刚石末端界面形成单分子层或多分子层，类似于SiC/金刚石界面，当金刚石氢化后，金刚石的 VBM 比 SiC 高 1.5 eV 以上[51]。当电子亲和力接近–0.9 eV 时[52]，SiC/金刚石界面的能带偏移约为1.0 eV，足以在C–Si结合的金刚石亚表面积累空穴。值得注意的是，C–Si 金刚石界面不可避免的出现氧化现象，换言之，我们希望在硅终端金刚石的界面形成 C–Si–O 键合，而避免 C–O–Si 键合的生成。这主要是由于 C–O 键会导致金刚石表面密度升高[53]，而高界面密度状态会降低金刚石器件沟道的性能。如 SiC 半导体器件的迁移率被限制在 100 cm²·V⁻¹·s⁻¹以下[54]。界面态密度(Dit)可由以下公式算出:

其中，K、T、q、CD、Cox 分别为玻尔兹曼常数、温度、元电荷、耗尽层电容、栅氧化物电容。深层阈下区 CD可忽略，COX为平面 Al2O3/SiO2 电容器的电容，

其中：gm为沟道宽度归一化的跨导可由线性区域的ID–VDS特性曲线导出：LG为器件的栅极长度。Fu 等[53]采用选择气相生长法制备了 C–Si 金刚石 MOSFETs 并对其表面的键合进行了分析。图 4为制备的器件沟道区 C–Si 金刚石表面的俄歇电子能谱。其将场发射俄歇微探针测得的 C–Si 金刚石表面的俄歇电子能谱(AES)结果与标准 SiC 和SiO2材料的典型 AES 数据对比。推测金刚石表面同时存在C–Si 和 O–Si 信号，由于硅谱峰更接近 SiC 的典型数据，C–Si 相关成分占主导地位。

2.4 C–Si 金刚石器件特性

目前基于 C–Si 沟道的金刚石场效应管器件均呈现典型的增强型特征，这主要是由于硅终端金刚石表面栅氧化物的钝化作用所致。氧化硅基的金刚石表面具有较高的负电子亲和势，在其表面形成了较低的能带弯曲，导致表面沟道空穴导电性的消失，进而使得阈值电压向更负的方向偏移，获得关断状态。只有当栅极偏压增加到足够大时，空穴才会在栅极下方聚集形成 2DHG 沟道，使其导通，表现出增强型半导体器件的特性。同时由表面硅自氧化生成的栅极氧化物有较好的热稳定性，硅终端金刚石MOSFETs 表现出较好的高温稳定的增强型器件性能。北京科技大学朱肖华 [66]制备了硼掺杂的C–Si(001)单晶金刚石 MOSFETs 并对其输出和转移特性曲线进行了分析，研究发现，当 VDS=–1 V 时，对应栅长的阈值电压分别为 3.0、–7.5、–6.0、–4.5 V，且当 VDS=0~–30 V，VGS=–40~5 V 时，栅长 LG分别为 4、8、10、14 µm 的最大输出电流密度分别为–220、–125、–86、–55 mA/mm，器件表现出明显的增强型特性。

图 6 氢终端和硅终端金刚石 MOSFETs 性能对比

为了提高硅终端金刚石场效应管器件的电流密度，北京科技大学进一步开发了硼掺杂增强沟道电流浓度，降低界面态的方法。通过利用重掺杂技术和选择生长技术在金刚石表面制备重硼掺杂区和未掺杂区，可以在 SiO2/金刚石形成碳硅键的同时有效降低源漏极欧姆接触电阻，提高硅终端金刚石器件的综合性能，增加其输出电流密度。再者，随着温度的升高和偏压的施加，硼原子变为受主离化态，空穴载流子浓度得到增加。Zhu 等[34]利用选择气相沉积法制备了具有高迁移率和良好的正常关断操作的 C–Si 界面 SiO2/(111)金刚石 MOSFETs。

通过对 C–Si 金刚石界面进行了分析发现，金刚石与沉积的 SiO2界面均匀平整，且呈现出无应变的结构特征，当 LG 为 10 μm 时，通过计算其沟道空穴迁移率(µFE)达到 200 cm²·V⁻¹·s⁻¹，界面态密度(Dit)低至 3.8×10¹¹cm⁻²eV⁻¹。

免责声明 | 部分素材源自网络，版权归原作者所有。如涉侵权，请联系我们处理

2023（第七届）国际碳材料大会暨产业发展论坛